Intel 41210 Instrukcja Użytkownika Strona 64

  • Pobierz
  • Dodaj do moich podręczników
  • Drukuj
  • Strona
    / 64
  • Spis treści
  • BOOKMARKI
  • Oceniono. / 5. Na podstawie oceny klientów
Przeglądanie stron 63
64 Intel® 41210 Serial to Parallel PCI Bridge Design Guide
Design Guide Checklist
Table 24. JTAG Signals
Signal Recommendations Reason/Impact
TCK If not used for JTAG, leave as No Connect Internal pull-up
TDI If not used for JTAG, leave as No Connect Internal pull-up
TDO If not used for JTAG, leave as No Connect Internal pull-up
TMS If not used for JTAG, leave as No Connect Internal pull-up
TRST# Connect to ground via a 1Kpulldown resistor.
If TAP interface is not used this
should be tied to ground.
Przeglądanie stron 63
1 2 ... 59 60 61 62 63 64

Komentarze do niniejszej Instrukcji

Brak uwag