Intel AV8062701048800 Arkusz Danych Strona 113

  • Pobierz
  • Dodaj do moich podręczników
  • Drukuj
  • Strona
    / 164
  • Spis treści
  • BOOKMARKI
  • Oceniono. / 5. Na podstawie oceny klientów
Przeglądanie stron 112
Electrical Specifications
Intel
®
Xeon
®
and Intel
®
Core™ Processors For Communications Infrastructure
May 2012 Datasheet - Volume 1 of 2
Document Number: 327405
-001 113
Note: See Table 9-11 for TAP Signal Group DC specifications and Table 9-23 for TAP Signal Group AC
specifications.
Figure 9-8. PCI Express* Receiver Eye Margins
Figure 9-9. TAP Valid Delay Timing Waveform
Tx = T17: TDO Clock to Output Delay
Ts = T15: TDI, TMS Setup Time
Th = T16: TDI, TMS Hold Time
V = 0.5 * V
TT
TCK
Signal
Tx Ts Th
V Valid
V
Przeglądanie stron 112
1 2 ... 108 109 110 111 112 113 114 115 116 117 118 ... 163 164

Komentarze do niniejszej Instrukcji

Brak uwag